芯片是半导体元件产品的统称，是计算机、手机、通讯设施等数字电器中不可缺少的一部分，甚至可以认为是数字电器的“心脏”。经过七、八十年的发展，芯片产业已成为一个关乎人类发展、创新驱动的重要产业。根据权威机构预测，到2022年全球模拟芯片市场规模将达到748亿美元。

加强芯片研发创新，是重要的国家战略。国务院于2020年8月印发了《新时期促进集成电路产业和软件产业高质量发展的若干政策》，指出半导体产业以及集成电路产业是未来实现信息化的关键因素。根据文件的要求，我国在2025年芯片的自给率要达到70%。几年的时间要从30%提升到70%，是一项巨大的挑战。

高端路由器的核“芯”

高端路由器经过20多年的发展，现在已经是互联网IP承载专网等广域网互联的基础通信设备。高端路由器在满足广域信息交换方面具备如下特征：

1．大容量路由表

全球互联网用户数量与互联网普及率持续增长。据ITU统计，2018年全球互联网用户数达到了38.96亿人，2019年全球互联网用户数突破40亿大关，预计到2020年末全球互联终端数量将超过290亿个。海量的终端连入互联网，对路由器设备的路由表容量提出了极高的要求。

2．复杂而精细的QoS机制

建设统一的多业务IP承载网，以取代以往多种业务、多种体制的电信网络已经成为电信运营商的共识。为了提高多业务承载网对重点业务的服务质量，在承载网负载较高的情况下，精细化的QoS能力成为路由器发展必须具备的能力。因此专用的流量管理引擎被引入路由器芯片，这种引擎既能满足海量精细化QoS队列调度要求，又能实现大容量吞吐，已成为目前路由器的标志性功能。

3．灵活可编程平台

今天，随着云与AI的不断发展和普及，AR、VR、智能工厂、自动驾驶等新的应用不断出现。这些新应用又不断催生出SRv6、网络切片、高精度随路质量检测、EVPN等新的技术。这些技术在应用中发展，又在发展中不断完善。为了较快速的获得和具备这些新的技术能力，路由器需要提供可编程可持续升级的硬件平台，这样才能满足不断发展的业务功能需求。

综上所述，超大规模的表项规格、大容量精细化的QoS能力、可编程灵活升级的平台这些共同组成了高端路由器的关键特征。而网络处理芯片（Network Processor，简称NP）作为能够同时满足上诉三大特征的芯片，已经成为构建高端路由器转发平台的较佳选择。

自研NP与商用NP之争

根据国际网络处理器会议的定义：网络处理器是一种可编程器件，专门用于处理通信领域的各种任务，比如包处理、协议分析、路由查找、声音/数据的汇聚、QoS等。从全球来看，目前主流高端路由器提供商如思科、瞻博网络等均采用自研的NP芯片。那么是什么原因导致商业NP芯片发展节奏受限呢？

1. 设备厂商自研NP能够更好地贴合客户需求

路由器以灵活、功能复杂著称。传统的商业NP开发厂商往往只能关注到已经固化的成熟基础技术和需求，对于正在变化或尚无技术标准的新技术往往比较保守。而设备厂商直接对接最终用户的原始需求，可以更早更清晰地了解客户网络技术演进趋势，这样在新的NP设计中可以提前进行相关技术实现。自研NP的设备厂商其综合性价比更优，挤占了商用NP厂商的生存空间。

2. 设备厂商自研NP能够更好地解决自身产品平滑演进需求

每个厂商都会为特定的场景开发专用的产品。商用NP厂商很难提前了解或针对性的进行专属芯片开发，这样对于特定场景的专用产品采用自研NP芯片能够获得更好的性价比和长期演进的支持。自研NP凭借其性价比优势和更加平滑地演进能力，将商业NP挤出特定场景市场，缩小了商业NP的生存空间。

3. 设备厂商从供应链安全角度考虑纷纷转向自研NP

全球企业并购此起彼伏，商业NP公司作为其中一员也难于避免。一个公司被收购后，其研发路标、研发投入、商务策略等等都会受到影响。设备厂商从自身生存安全性考虑，更愿意逐步掌握NP等关键芯片的开发和供应。

自研NP的设计之难

NP芯片主要用于构建网络通信基础设施，对位于通信终端的广大消费者来说通常不可见。相对于通用CPU等大众熟悉的处理器芯片，NP芯片很少受到广泛关注。NP芯片的研制与高性能CPU有共通之处，例如高性能处理器核心、片上网络、低延时高带宽的存储器接口等。不同之处在于通用多核CPU主要面向通用计算领域设计，适用于计算密集型的应用，而NP芯片则主要面向网络处理领域设计，对大流量进行转发和业务处理，适用于访存密集型应用。

高性能CPU对处理器的计算性能要求高，单个处理器核心的计算能力强，尺寸大，功耗高，芯片内通常集成1~64个处理器核心。NP芯片需要并发处理海量报文业务，因此需要集成尽可能多的处理器核心，达到数以百计处理器核心的规模。NP芯片应用的访存开销远大于计算开销，因此需要支持较多的硬件线程，在访存等待时进行线程间切换，尽可能提高处理器的利用率。集成超大规模的处理器核心，对芯片设计提出了一系列挑战：（1）片上网络设计需要将所有处理器节点与数据通路和存储子系统的各个节点连接起来，节点间通信的路由算法需要考虑高效、负载均衡，并避免死锁；（2）片上网络架构需要容易扩展，能够按需集成不同规模的处理器核心，支持定制化芯片满足不同应用场景；（3）为在有限的芯片资源内集成更多的处理器核心，需要尽可能减小单个处理器核心的面积和功耗，例如采用精简处理器指令等技术，将PPA优化到极限；（4）对硬件线程数，高性能CPU的处理器核心一般支持2线程或4线程等规模，NP芯片的要求远高于此，需要进行大量硬件线程扩展，并支持定制化以适应不同的业务模型；（5）处理器需要增加网络处理专用指令，进一步加速网络业务处理。综上所述，支持超大规模处理器核心的片上网络以及专为网络处理设计的多线程处理器核心是NP芯片的技术重点和难点，直接体现NP芯片的设计水平和能力。

为匹配高速流量的访存需求，存储器接口及其存储子系统的设计要求也成比例提高，远远大于高性能CPU所需的DDR处理能力。芯片设计上，在集成超高密度的高速存储器接口的同时，还需要尽可能提高存储器接口的带宽利用率，兼顾大容量、高性能、低延时的存储需求。存储子系统需要根据网络处理访存特征，充分利用存储器的性能特性，精心设计存储访问的排序和仲裁等算法，尽可能提高带宽利用率，并将访问延时严格控制在微秒内，实现灵活的存储管理方式，以满足多种网络应用模型的访存需求。

NP芯片需要支持海量精细QoS，支持几十万规模的队列并发调度，且满足从单端口400Gbps到Kbps级别跨越度的多级层次化精确调度，在时钟频率、功耗、面积资源等种种条件制约下，对设计要求极高。

为满足高性能业务处理、灵活可编程、超大容量、丰富QoS等需求，NP芯片设计在考虑大规模高性能处理器及片上网络、高性能大容量的存储子系统、大规模高性能精细化QoS的同时，还需要重点关注超高密度的高速接口及其数据通路设计，支持复杂报文及其业务的解析和处理，同时综合考虑芯片尺寸、物理限制、绿色节能等多个方面。为满足摩尔定律的迭代需求，NP芯片的性能需要保持高速增长，各个领域均需不断挑战当前业内的设计能力极限，采用创新性的技术，以取得突破性进展。

观点

高端路由器作为建设数字化社会的基础设施，在数字科技竞争力中发挥了重要的作用。而NP芯片作为高端路由器最关键的部件，更是直接实现了数字科技竞争力。